BEST AVAILABLE COPY

PAT-NO:

JP405102343A

DOCUMENT-IDENTIFIER:

JP 05102343 A

TITLE:

MOUNTING STRUCTURE OF SEMICONDUCTOR DEVICE AND MOUNTING

METHOD OF SEMICONDUCTOR DEVICE

PUBN-DATE:

April 23, 1993

INVENTOR-INFORMATION:

NAME

SATO, HIDEKAZU

ASSIGNEE-INFORMATION:

COUNTRY N/A

SEIKO EPSON CORP

APPL-NO:

JP03260072

APPL-DATE:

October 8, 1991

INT-CL (IPC): H01L023/15, H05K013/04

US-CL-CURRENT: 257/690

#### ABSTRACT:

PURPOSE: To provide a method by which the reliability on the connection is high and which never causes electric conductivity trouble, in case of mounting a semiconductor element on a glass board, with the active face opposite to it.

CONSTITUTION: A semiconductor element 1 is loaded on a wiring board 4 where a through hole 9 is opened, and the adhesive for fixing is hardened by heat. Moreover, in case of having uæd a photosetting adhesive, it can be made the hardening from the rear of the semiconductor device and the hardening from the rear of the glass board. This way, by having opened a through hole, the adhesive can be escaped to outside, so it does not gis stress to the connection. Moreover, even if trouble should be found, the semiconductor device could be removed simply from the glass wiring board.

COPYRIGHT: (C) 1993, JPO&Japio

2/8/06, EAST Version: 2.0.1.4

#### (19)日本国特許 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

### 特開平5-102343

(43)公開日 平成5年(1993)4月23日

(51)Int.CL<sup>5</sup>

庁内整理番号 識別配号

FΙ

技術表示箇所

H01L 23/15

H 0 5 K 13/04

Z 8509-4E

7352-4M

H01L 23/14

C

審査請求 未請求 請求項の数2(全 6 頁)

(21)出願番号

特願平3-260072

(22)出願日

平成3年(1991)10月8日

(71)出願人 000002369

セイコーエブソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 佐藤 英一

長野県諏訪市大和3丁目3番5号 セイコ

ーエブソン株式会社内

(74)代理人 弁理士 鈴木 喜三郎 (外1名)

#### (54) 【発明の名称】 半導体装置の実装構造及び半導体装置の実装方法


#### (57)【要約】

(修正有)

【目的】ガラス基板上に能動面を対向し半導体素子を実 装する場合に於て、接続部の信頼性が高くかつ電気的な 導通不良のおこることの無い方法を提供する。<br/>

【構成】貫通穴9を開けた配線基板4上に、半導体素子 1を搭載し固定用接着剤8を加熱硬化する。また光硬化 性接着剤を用いた場合半導体裏面よりの硬化と、ガラス 基板裏面よりの硬化とすることができる。

【効果】貫通穴を開けたことにより、接着剤を外部に逃 がすことができるため接続部にストレスを与えない。ま た万一不良の発見された場合でも半導体素子のガラス配 線基板からの取り外しが簡単にできる。



1

#### 【特許請求の範囲】

【請求項1】半導体素子と、前記半導体素子の電極と対向する位置に接続部を有するガラス配線基板と固定用接着剤とからなり、前記半導体素子の能動面と前記ガラス配線基板のを前記半導体素子の能動面と、前記ガラス配線基板の間に固定用接着剤を挟み、対向して配置して、該半導体素子の電極とガラス配線基板の接続部とを、電気的に接続をする半導体装置に於て、前記半導体素子の能動面と対向したガラス配線基板の半導体素子配置範囲内に、ガラス配線基板の表面と裏面とを貫通する貫通穴 10を配置したことを特徴とする半導体装置の実装構造。

【請求項2】半導体素子と、前記半導体素子の電極と対向する位置に接続部を有するガラス配線基板とを、前記半導体素子の能動面と前記ガラス配線基板とを対向して配置し、該半導体素子の電極とガラス配線基板の接続部とを、電気的に接続をする半導体装置に於て、前記半導体素子の能動面、もしくは前記ガラス配線基板の半導体素子配置範囲内にガラス配線基板の表面と裏面を貫通する貫通穴を有する半導体素子配置範囲を含む範囲に、光硬化性接着剤を塗布する工程と、ガラス配線基板の接続20部と、半導体素子の電極とを整合しガラス配線基板上に半導体素子を載置する工程と、半導体素子裏面側よりガラス配線基板を露光する工程と、半導体素子裏面より接続部を加圧しかつガラス配線基板裏面側より半導体素子配置範囲を含む範囲を露光する工程とからなることを特徴とする半導体装置の実装方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体素子をガラス配 線基板上に実装してなる半導体装置の実装構造及び実装 30 方法に関する。

[0002]

【従来の技術】近年液晶表示体や、ICメモリーカード等、一定面積の配線基板内に、複数の半導体素子を高密度に、かつ薄く実装する需要が高まっている。

【0003】これらの要望に応えるべき実装方法として、図5に示すごとく半導体素子1の能動面2を、ガラス配線基板4上に配設した配線パターン5上の導電粒子15を配置した接続部6と対向して配置した後、半導体素子1の電極3と接続部6を整合して固定用接着剤8を硬化させ半導体素子1の電極3と、ガラス配線基板4に配置した配線パターン5の接続部6とを電気的に接続する方法が知られている。このようなガラス配線基板4と半導体素子1との固定には、固定用接着剤8をボッティングあるいは転写印刷等の配置手段により塗布した後、半導体素子1の電極3と、ガラス配線基板4の接続部6を整合してガラス配線基板4上に半導体素子1を載置して、図6の断面図のごとく、図示しない上下機構を有する加熱ツール11を下降して半導体素子裏面12より加熱、相互することにより、固定用整等剤8を硬化させた

2

後再び加熱ツール11を上昇することによって、半導体 素子1の電極3とガラス配線基板4上の配線パターン5 の接続部6との電気的な接続を可能としていた。

[0004]

【発明が解決しようとする課題】しかし前述の従来技術では半導体素子の電極と、配線パターンとの接続の場合、加熱工具の加熱分布の不均一や、半導体素子裏面の表面状態、また固定用接着剤の硬化速度の不均一、基板接続箇所の放熱状態の違い等のため固定用接着剤の硬化不良を起こして電気的接続不良を起こし易いという問題点を有する。

【0005】また、接続後の信頼性試験において、熱衝撃試験を繰り返した場合半導体素子、配線基板、及び固定用接着剤、それぞれの接続面での界面剥離や、固定用接着剤の割れ、接続部の浮きによる電気的な導通不良等の問題点が発生する。

【0006】更に、接続した半導体素子の電気特性検査 の結果、接続不良や半導体素子の機能不良が判明して も、半導体素子を接続箇所から取り外すことが困難であ るという問題点もあった。

【0007】そこで本発明はこのような問題点を解決するために為されたものであり、その目的は基板上に半導体素子を接続する場合に、接続部の信頼性が高くかつ電気的な導通不良のおこることの無い半導体装置の実装構造及び接続部の信頼性が高く電気的な導通不良が起こることが無く、かつ、万一不良の発見された場合でも半導体素子のガラス配線基板からの取り外しが簡単にできる半導体装置の実装方法を提供するところにある。

[0008]

【課題を解決するための手段】本発明の半導体装置の実装構造は、半導体素子と、半導体素子の電極と対向する位置に接続部を有するガラス配線基板の半導体素子配置範囲に固定用接着剤を塗布した後、半導体素子の能動面と前記ガラス配線基板とを対向して配置し、半導体素子の電極とガラス配線基板の接続部とを電気的に接続をする半導体装置に於て、半導体素子の能動面と対向したガラス配線基板の半導体素子配置範囲内に、ガラス配線基板の表面と裏面とを貫通する貫通穴を配置したガラス配線基板の接続部と、半導体素子の電極とを整合し載置した後、半導体素子の裏面より、加圧及び加熱することで固定用接着剤を硬化して、半導体素子とガラス配線基板とを接続することを特徴とする。

半導体素子1との固定には、固定用接着剤8をポッティングあるいは転写印刷等の配置手段により塗布した後、 半導体素子1の電極3と、ガラス配線基板4の接続部6を整合してガラス配線基板4上に半導体素子1を載置して、図6の断面図のごとく、図示しない上下機構を有する加熱ツール11を下降して半導体素子裏面12より加熱、押圧することにより、固定用接着剤8を硬化させた 50 とガラス配線基板の接続部と半導体素子の電極とを整合 20

し載置する工程と、半導体素子裏面側よりガラス配線基板を露光する工程と、半導体素子裏面より接続部を加圧しかつガラス配線基板裏面側より半導体素子配置範囲を含む範囲を露光する工程とからなることを特徴とする。 【0010】

【作用】本発明の上記の半導体装置の実装構造によればまず半導体素子の能動面あるいはガラス配線基板の半導体素子の能動面と前記ガラス配線基板とを対向して配置し半導体素子の能動面と前ラス配線基板の接続部とを電気的に接続をする半導体装置に於て、半導体素子の能動面と対向したガラス配線基板の半導体素子配置範囲内に、ガラス配線基板の表面と裏面とを貫通する貫通穴を配置したガラス配線基板の接続部と、半導体素子の電極とを整合し載置した後、半導体素子の裏面より、加圧及び加熱することで固定用接着剤を硬化させ、半導体素子とガラス配線基板とを接続するとき、貫通穴を通じて加圧による固定用接着剤の余剰量また加熱による固定用接着剤の影張分を逃がし、半導体素子の能動面とガラス配線基板の間の接着剤層の押し広げ力を緩和することができる。

【0011】また、本発明の半導体装置の実装方法によ れば、半導体素子と、半導体素子の電極と対向する位置 に接続部を有するガラス配線基板とを、半導体素子の能 動面あるいはガラス配線基板の半導体素子配置範囲に、 ガラス配線基板の表面と裏面を貫通する貫通穴を有する 半導体素子配置範囲を含む範囲に、光硬化型接着剤を塗 布する工程と、ガラス配線基板の接続部と、半導体素子 の電極とを整合し載置する工程と、半導体素子裏面側よ りガラス配線基板を露光する工程と、半導体素子裏面よ り接続部を加圧しかつガラス配線基板裏面側より半導体 30 素子配置範囲を含む範囲を露光する工程とからなり、半 導体素子裏面側からの露光後に、電気特性検査を行うこ とで不良が発見されたときには、半導体素子周囲の硬化 範囲の光硬化型接着剤を除去することにより半導体素子 の取り替えが可能となり、かつガラス配線基板裏面より の半導体素子配置範囲の露光時には、貫通穴により加圧 による光硬化型接着剤の加圧分を逃がすことが可能とな る。

#### [0012]

【実施例】図1及び図2は、本発明の半導体装置の実装 40 構造の実施例を模式的に示す断面図であり、1は半導体素子、2は半導体素子1の能動面、3は半導体素子1の電極で、半導体素子1の電極上に金メッキを施し半導体素子1の能動面2上に突起している通常金バンプと称する電極を使用した。4はガラス配線基板で、本説明においてはガラス製液晶表示体を用いた。ガラス配線基板4の表面には透明導電膜(ITO)により形成した配線パターン5を配置した。6は半導体素子1の電極3と対向して配置した配線パターン5の接続部である。7はガラス配線基板4の半導体素子配置範囲、8は固定用接着列 50

であり熱硬化性の樹脂を用い今回はエポキシ系接着剤を 用いた。また9はガラス配線基板4の貫通穴であり今回 は、ガラス配線基板裏面10より圧縮空気中に微細低粒 を混練し吹き付けるエアーブレイシブル法を用いて0. 5mm直径の貫通穴を形成した。以上について実施例を 詳細に説明する。

【0013】半導体素子1の能動面2、あるいはガラス 配線基板4の半導体素子配置範囲7に固定用接着剤8を 塗布した後半導体素子1の能動面2とガラス配線基板4 とを対向して配置し、半導体素子1の電極3と、ガラス 配線基板4上に形成した配線パターン5に設けた接続部 6とを整合(位置合わせ)し、半導体素子1をガラス配 線基板4上に載置する。

【0014】次に図2に示すごとき図示しない上下機構を有する加熱ツール11を下降して半導体素子裏面12に当接し加熱ツール11によって加熱、押圧することにより、固定用接着剤8を硬化させる。この時固定用接着剤8は加熱ツール11により押圧されることで半導体素子1の能動面2及びガラス配線基板4の半導体素子配置範囲7に広がり半導体素子1の能動面2とガラス配線基板4間に充填され固定用接着剤8の余剰量は半導体素子1の周囲及び貫通穴9より排出することができる。

【0015】更に加熱ツール11よりの伝熱による固定 用接着剤8の硬化は半導体素子1の電極3付近から開始 されるため、接続部6より内部の未硬化の固定用接着剤 8は貫通穴9より排出することで、加熱時に内部に留ま って硬化部分の固定用接着剤8を押し開こうとしていた 未硬化部分の接着剤の応力を除去して硬化することが可能なため、固定用接着剤8の半導体素子1及びガラス配 線基板4へのストレスを与えない硬化が可能となる。固 定用接着剤8の加熱硬化終了後に再び加熱ツール11を 上昇することによって、半導体素子1の電極3とガラス 配線基板4上の配線パターン5の接続部6との電気的な 接続が可能となる。

【0016】本実施例においては貫通穴9の形成に、エアーブレイシブル法を用いたが、超音波による穴明けや、レーザ加工による穴明け、ガラス配線基板のエッチング等によっても同様な効果を得ることができることはあきらかであり、また使用する固定用接着剤8の粘度及び硬化温度により、貫通穴9の穴寸法(穴径)は変化させなければならないことは当然であり貫通穴9の開口方向、及び開口直径を変化させても本発明に含まれる。

【0017】また固定用接着剤9としてエボキシ系接着 剤を使用しての接続について述べたが、電極と接続部と の電気的な接続のために金属粒子あるいは半田もしくは 樹脂球表面に金属メッキを施した導電粒子等を用いた り、固定用接着剤中に金属粒子等の導電粒子を含む、導 電性接着剤や、異方性導電接着剤あるいは、異方性導電 フイルムを使用したり、接続部と固定用の接着剤に異種 の接着剤を使用することによっても貫通穴を使用しての 効果には変わりが無いため本発明に含まれる。

【0018】更に、アルミナ基板等のセラミック基板を 用いても同等の効果を得ることができ本発明に含まれ る.

【0019】次に本発明による半導体装置の実装方法に ついて説明する。図3及び図4は本発明にかかる半導体 装置の実装方法の実施例を説明するための断面図であ

【0020】図3において、1は半導体素子、2は半導 体素子1の能動面、3は半導体素子1の電極で、半導体 素子1の電極上に金メッキを施し、半導体素子1の能動 面2上に突起している通常金バンプと称する電極を使用 した。4はガラス配線基板で、本説明においてガラス製 液晶表示体を用い、ガラス配線基板4の表面に透明導電 膜(ITO)により形成した配線パターン5を配置し た。6は半導体素子1の電極3と対向して配置した配線 パターン5の接続部である。7はガラス配線基板3に設 けられた半導体素子配置範囲、8aは光硬化型接着剤で 固定用接着剤として用いた。また9はガラス配線基板4 の貫通穴である。以上により実施例を詳細に説明する。 【0021】まず、半導体素子1の能動面2、あるいは ガラス配線基板4の貫通穴9を含む半導体装置配置範囲 7、もしくはその双方に光硬化型接着剤8aを塗布す

【0022】次に半導体素子1の能動面2とガラス配線 基板4とを対向して配置し、半導体素子1の電極3と、 ガラス配線基板4上の配線パターン5に設けた接続部6 とを整合(位置合わせ)し、半導体素子1をガラス配線 基板4上に載置する。

【0023】半導体素子裏面12より半導体素子1を加 30 圧してガラス配線基板4に押し付けた状態で、半導体素 子1の能動面2及びガラス配線基板4の半導体素子配置 範囲7に広がった光硬化型接着剤8aは、半導体素子1 の能動面2とガラス配線基板4間に充填され、光硬化型 接着剤8aの余剰量は半導体素子1の周囲及び貫通穴9 より排出させる。

【0024】この状態で半導体素子裏面12側より光硬 化型接着剤8aの硬化に有効な波長を有する光源よりの 硬化光13を用いて露光して、半導体素子1周囲付近の 光硬化型接着剤8aを硬化し半導体素子1とガラス配線 基板4とを仮接続する。この時、光硬化型接着剤8 aは 半導体素子1の周囲付近のみ硬化し、半導体素子1によ り遮光された内部の光硬化型接着剤8 a は未だ未硬化状 態を維持している。半導体素子裏面12よりの露光によ る仮接続を終了した後にガラス配線基板4と半導体素子 1との接続及び半導体素子1の電気的特性を調べるため に電気特性試験を行う。電気特性試験の結果、不良と判 定された半導体素子1は半導体素子1の周囲の光硬化型 接着剤8aを剥離し、再び接続をやり直すことができ る.

6

【0025】電気特性検査終了後、図4のごとく、接続 に必要となる加圧力を加圧工具14を用いて半導体素子 裏面12から加え、光硬化型接着剤8aの余剰量を貫通 穴9より排出させた後ガラス配線基板裏面10側より光 硬化型接着剤8aの硬化に有効な波長を有する光源より の硬化光13aを用いて露光し、半導体素子1とガラス 配線基板4との接続を完了する。半導体素子裏面10よ り加圧し接続圧力を加えた時、未硬化部分の光硬化型接 着剤8aは、半導体素子1の周囲付近が硬化されている ため貫通穴9よりのみ排出されることになり、内部に残 留する光硬化型接着剤8aの応力を減少した状態での光 硬化が可能となる。

【0026】また本発明はガラス配線基板により説明し たが、光透過性セラミック等のような、硬化光の透過可 能な基板については本発明に含まれる。

【発明の効果】以上述べたごとく本発明の半導体装置の

#### [0027]

20

実装構造によれば、半導体素子の能動面、あるいはガラ ス配線基板の半導体素子配置範囲内に、ガラス配線基板 の表面と裏面とを貫通する貫通穴を配置したガラス配線 基板の半導体素子配置範囲に、固定用接着剤を塗布した 後、半導体素子の能動面と対向したガラス配線基板の接 続部と、半導体素子の電極とを整合し載置した後、半導 体素子の裏面より、加圧及び加熱することによって半導 体素子とガラス配線基板とを接続することにより、加熱 工具の加熱分布の不均一や、半導体素子裏面の表面状態 また固定用接着剤の硬化速度の不均一、基板接続箇所の 放熱状態の違い等のため固定用接着剤の硬化不良を起こ して電気的接続不良を起こし易いという状態を、貫通穴 を通じて加圧による固定用接着剤の余剰量、また加熱に よる固定用接着剤の膨張分を逃がすことで、半導体素子 の能動面とガラス配線基板の間の接着剤層の押し広げ力 を緩和して接続部と半導体素子の電極との接続の密着力 を強め浮きによる接続不良を減少することができる。 【0028】また、本発明の、半導体素子と、半導体素 子の電極と対向する位置に接続部を有しかつ、半導体素 子配置範囲にガラス配線基板の表面と裏面を貫通する貫 通穴を有するガラス配線基板とを、半導体素子の能動面 あるいはガラス配線基板の半導体素子配置範囲を含む範 囲に、光硬化型接着剤を塗布する工程と、ガラス配線基 板の接続部と、半導体素子の電極とを整合し載置する工 程と、半導体素子裏面側よりガラス配線基板を露光する 工程と、半導体素子裏面より接続部を加圧し、かつガラ ス配線基板裏面側より半導体素子配置範囲を含む範囲を 露光する工程とからなる実装方法によれば、半導体素子 裏面側からの露光後電気特性検査を行うことで、万一接 **続不良が発見された場合には、半導体素子周囲付近のの** 硬化した光硬化型接着剤を除去することにより簡単に半 導体素子の取り替えが可能となり、かつガラス配線基板 50 裏面よりの半導体素子配置範囲の露光時には貫通穴によ

8

7

り、加圧による光硬化型接着剤の加圧分を逃がすことが 可能となり、半導体素子の能動面とガラス配線基板の間 の接着剤層の押し広げ力を緩和して、接続部と半導体素 子の電極との接続の密着力を強めて浮きによる接続不良 を減少することができるという利点があり、実施による 効果が大である

#### 【図面の簡単な説明】

【図1】本発明の半導体装置の実装構造の実施例を模式的に示した断面図。

【図2】本発明の半導体装置の実装構造の実施例の接続 10 を説明するための断面図。


【図3】本発明の半導体装置の実装方法の実施例を説明 するための断面図。


【図4】本発明の半導体装置の実装方法の実施例の接続 方法を説明するための断面図。


【図5】従来の半導体装置の構造を示す断面図。


【図6】従来の半導体装置の接続方法を説明するための 断面図。 【符号の説明】


- 1 半導体素子
- 2 能動面
- 3 電極
- 4 ガラス配線基板
- 5 配線パターン
- 6 接続部
- 7 半導体素子配置範囲
- 8 固定用接着剤
- 10 8a 光硬化型接着剤
  - 9 貫通穴
  - 10 ガラス配線基板裏面
  - 11 加熱ツール
  - 12 半導体素子裏面
  - 13,13a 硬化光
  - 14 加圧工具
  - 15 導電粒子














# This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

	BLACK BORDERS
	IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
	FADED TEXT OR DRAWING
	BLURED OR ILLEGIBLE TEXT OR DRAWING
	SKEWED/SLANTED IMAGES
	COLORED OR BLACK AND WHITE PHOTOGRAPHS
	GRAY SCALE DOCUMENTS
Ö	LINES OR MARKS ON ORIGINAL DOCUMENT
ⅎ	REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
	OTHER:

IMAGES ARE BEST AVAILABLE COPY.
As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox